EP1C6Q240C8N IC FPGA 185 I/O 240QFP

Descrizzione

I dispositi Cyclone® cuntenenu una architettura bidimensionale basata in fila è colonna per implementà una logica persunalizata.L'interconnessioni di colonna è fila di velocità variate furnisce interconnessioni di signale trà LAB è blocchi di memoria integrati.L'array logicu hè custituitu da LAB, cù 10 LE in ogni LAB.Un LE hè una piccula unità di logica chì furnisce l'implementazione efficace di e funzioni logica di l'utilizatori.I LAB sò raggruppati in fila è colonne in u dispusitivu.I dispusitivi ciclone varienu trà 2,910 à 20,060 LE.I blocchi RAM M4K sò veri blocchi di memoria dual-port cù 4K bits di memoria più parità (4,608 bits).Questi blocchi furniscenu una memoria dedicata à un portu duale, un portu simplice o un portu unicu finu à 36-bit di larghezza à 250 MHz.Questi blocchi sò raggruppati in culonne attraversu u dispusitivu trà certi LAB.I dispositi Cyclone offrenu trà 60 à 288 Kbits di RAM integrata.Ogni pin I / O di u dispositivu Cyclone hè alimentatu da un elementu I / O (IOE) situatu à l'estremità di e fila LAB è colonne intornu à a periferia di u dispusitivu.I pin I/O supportanu diversi standard I/O uni-ended è differenziali, cum'è u standard PCI 66- è 33-MHz, 64- è 32-bit è u standard LVDS I/O finu à 640 Mbps.Ogni IOE cuntene un buffer I/O bidirezionale è trè registri per registrà i segnali di input, output è output-enable.I pin DQS, DQ è DM dual-purpose inseme cù catene di ritardu (aduprate per allineà i segnali DDR in fase) furniscenu supportu di l'interfaccia cù i dispositi di memoria esterni cum'è DDR SDRAM, è i dispositi FCRAM à 133 MHz (266 Mbps).I dispositi di ciclone furniscenu una rete di clock globale è finu à dui PLL.A reta di clock globale hè custituita da ottu linee di clock globale chì guidanu in tuttu u dispusitivu.A reta di clock glubale pò furnisce orologi per tutte e risorse in u dispusitivu, cum'è IOE, LE è blocchi di memoria.E linee di clock glubale ponu ancu esse aduprate per i signali di cuntrollu.I PLL di Cyclone furniscenu un clock universale cù a multiplicazione di u clock è u cambiamentu di fasa, è ancu outputs esterni per supportu I / O differenziale à alta velocità.