LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Descrizzione

A famiglia MachXO2 di PLD ultra low power, instant-on, non volatile hà sei apparecchi cù densità chì varieghja da 256 à 6864 Look-Up Tables (LUT).In più di una logica programabile basata in LUT, questi dispositi presentanu RAM di blocchi integrati (EBR), RAM distribuita, memoria flash d'utilizatore (UFM), loops in fase bloccata (PLL), supportu I/O sincronu di fonte preengineered, supportu di cunfigurazione avanzata. cumprese a capacità di dual-boot è e versioni rinforzate di funzioni cumunimenti usate cum'è u controller SPI, u controller I2 C è u timer / contatore.Sti funziunalità permette à sti dispusitivi à esse usatu in u prezzu bassu, altu vulume cunsumadore è appiicazioni sistemu.I dispositi MachXO2 sò cuncepiti nantu à un prucessu di bassa putenza non volatile di 65 nm.L'architettura di u dispositivu hà parechje caratteristiche cum'è I / O differenziali di swing programmabili è a capacità di disattivà i banche I / O, PLL in chip è oscillatori dinamicamente.Queste caratteristiche aiutanu à gestisce u cunsumu di energia statica è dinamica chì risulta in una putenza statica bassa per tutti i membri di a famiglia.I dispositi MachXO2 sò dispunibuli in duie versioni - ultra low power (ZE) è high performance (HC è HE).I dispusitivi ultra low power sò offerti in trè gradi di velocità -1, -2 è -3, cù -3 hè u più veloce.In listessu modu, i dispositi d'alta prestazione sò offerti in trè gradi di velocità: -4, -5 è -6, cù -6 hè u più veloce.I dispusitivi HC anu un regulatore di tensione lineale internu chì sustene tensioni di supply VCC esterni di 3.3 V o 2.5 V. I dispositi ZE è HE accettanu solu 1.2 V cum'è tensione di supply VCC esterna.Cù l'eccezzioni di a tensione di alimentazione, tutti i trè tippi di dispusitivi (ZE, HC è HE) sò funzionalmente compatibles è pin compatibles cù l'altri.I PLD MachXO2 sò dispunibuli in una larga gamma di pacchetti avanzati senza alogeni chì varianu da u spaziu di risparmiu 2.5 mm x 2.5 mm WLCSP à u 23 mm x 23 mm fpBGA.I dispositi MachXO2 supportanu a migrazione di densità in u stessu pacchettu.A Tabella 1-1 mostra a densità di LUT, u pacchettu è l'opzioni I/O, inseme cù altri parametri chjave.A logica sincrona di fonte pre-ingenieria implementata in a famiglia di dispositivi MachXO2 supporta una larga gamma di standard di interfaccia, cumprese LPDDR, DDR, DDR2 è gearing 7: 1 per l'I / O di visualizazione.