LPC3250FET296/01,5 IC MCU 16/32BIT ROMLESS 296TFBGA

Descrizzione

I microcontrollers incrustati LPC3220/30/40/50 sò stati pensati per applicazioni di bassa putenza, altu rendiment.NXP hà rializatu i so scopi di prestazione utilizendu un prucessu di 90 nanometri per implementà un core CPU ARM926EJ-S cun un co-processore in virgule flottante di vettore è un grande set di periferiche standard cumprese USB On-The-Go.L'LPC3220/30/40/50 opera à frequenze CPU finu à 266 MHz.L'implementazione NXP usa un core CPU ARM926EJ-S cù una architettura Harvard, pipeline in 5 fasi, è una unità di gestione di memoria (MMU) integrale.U MMU furnisce e capacità di memoria virtuale necessarie per sustene e richieste di multi-programmazione di i sistemi operativi muderni.L'ARM926EJ-S hà ancu un inseme hardware basatu di estensioni di istruzzioni DSP, chì include l'operazioni MAC à un ciclu unicu, è l'esecuzione di codice Jazelle Java Byte nativu basatu in hardware.L'implementazione NXP hà una cache d'istruzzioni di 32 kB è una cache di dati di 32 kB.Per un cunsumu d'energia bassu, u LPC3220/30/40/50 approfitta di u sviluppu di tecnulugia avanzata di NXP per ottimisà a putenza intrinseca è usa miglioramenti architettonici cuntrullati da software per ottimisà a gestione di l'energia basata in l'applicazioni.L'LPC3220/30/40/50 include ancu 256 kB di RAM statica in chip, una interfaccia flash NAND, un MAC Ethernet, un controller LCD chì supporta pannelli STN è TFT, è una interfaccia di bus esterna chì supporta SDR è DDR SDRAM cum'è ancu i dispositi statichi.Inoltre, l'LPC3220/30/40/50 include una interfaccia USB 2.0 full-speed, sette UART, duie interfacce I2C-bus, dui porti SPI / SSP, duie interfacce I2S-bus, dui PWM unicu output, un PWM di cuntrollu di u mutore. , sei timers di scopu generale cù inputs di cattura è paragunate outputs, una interfaccia Secure Digital (SD) è un Convertitore Analogicu à Digitale (ADC) 10-bit cù una opzione di sensu di u touch screen.